Flip-Flop

Verschaltet man zwei NAND-Gatter in der in Abbildung dargestellten Form, so erhält man die einfachste Form eines Flip-Flops. Ein Flip-Flop ist eine Schaltung, die zwei stabile Zustände kennt und die durch Anlegen eines Signals von außen vom einen in den anderen Zustand geschaltet werden kann. Ein Flip-Flop kann also Information (1 Bit) speichern.

RS-Flip-Flop aus zwei NAND-Gattern

Für das oben dargestellte Flip-Flop sei, um seine Funktion zu verstehen, die Wahrheitstafel betrachtet:

Sind beide Eingänge /S und /R (Set und Reset, aktiv LOW) auf HIGH, so ändert sich der Zustand der Ausgänge nicht, es sind sowohl der Zustand (Q=0,/Q=1) als auch (Q=1,/Q=0) erlaubt. Welche der beiden Zustände aktiv ist, hängt von der Vorgeschichte ab. Die Vorgeschichte könnte z.B. ein kurzer Impuls am Eingang /S von HIGH auf LOW und wieder auf HIGH gewesen sein. Dadurch erhalten die Ausgänge den Zustand (Q=1, /Q=0) und dieser Zustand wird beibehalten, solange beide Eingänge auf HIGH-Pegel liegen. Umgekehrt können durch einen kurzen Impuls am Eingang /R die Ausgänge in den Zustand (Q=0, /Q=1) geschaltet werden. Sind beide Eingänge auf LOW, so sind beide Ausgänge auf HIGH. Dieser Zustand ist aber instabil, da beim Wechsel von einem oder beiden Eingangssignalen von LOW auf HIGH die Ausgänge wieder einen der oben besprochenen Zustände aufweisen. Man nennt das gezeigte Flip-Flop auch RS-Flip-Flop.

Das RS-Flip-Flop hat jedoch einen entscheidenden Nachteil: Es behält seinen Zustand nur bis zum nächsten Puls an einem der Eingänge bei. Diese Eigenschaft ist oft unerwünscht, da man beliebige Eingangszustände zu definierten Zeitpunkten übernehmen möchte (zwischendurch muss sich das Eingangssignal ändern dürfen, ohne den Ausgang zu beeinflussen). Dieser Nachteil wird durch das JK-Flip-Flop behoben. Das JK-Flip-Flop verfügt neben den Dateneingängen (J,K) auch noch über einen Takteingang (CK) und meist auch über Set- und Reset-Eingänge (R,S). Die Ausgänge Q und /Q übernehmen den Eingangszustand nun nur mehr bei Erscheinen eines Taktimpulses. Dazwischen kann sich der Eingang beliebig ändern, ohne den Ausgang zu beeinflussen. Ein JK-Flip-Flop wird durch folgendes Schaltbild dargestellt:

JK-Flip-Flop

Eine etwas veränderte, jedoch sehr häufige Spielart eines JK-Flip-Flops ist das D-Flip-Flop. Bei diesem Flip-Flop sind die Eingänge J & K mit einem Inverter verbunden und als ein Eingang (D) herausgeführt:

D-Flip-Flop. Links die Funktionsweise, rechts das übliche Schaltsymbol.

Am Eingang D kann entweder 0 oder 1 anliegen; der jeweilige Zustand wird durch einen Impuls an CK in den Ausgang übernommen. Man kann mehrere D-Flip-Flops parallel schalten und erhält damit ein n Bit breites Register (latch), das die Information am Eingang beim Auftreten eines Taktimpulses in den Ausgang übernimmt:

Register aus D-Flip-Flops