Experiment: Aufbau eines Frequenzsynthesizers

Es gibt mehrere verschiedene, kommerziell erhältliche Bausteine, die alle wesentlichen Komponenten einer PLL-Schaltung (VCO und Phasendetektor) enthalten. Ein preislich sehr günstiges jedoch vergleichsweise nur für niedrige Frequenzen (max. 20 MHz) einsetzbares Bauteil ist der CMOS-Baustein 74HC4046 (bzw. CD4046 für Frequenzen bis 1.5 MHz). Dieser Baustein enthält neben dem VCO auch zwei (CD4046) oder drei (74HC4046) verschiedene Phasendetektoren - neben dem einfachen XOR-Gatter zwei verschiedene frequenzselektive PDs.

Einfacher Frequenzsynthesizer

Mit diesem Baustein soll ein einfacher Frequenzsynthesizer aufgebaut werden, der ein Rechtecksignal mit quarzstabilen Frequenzen zwischen 125 kHz und 15.9375 MHz erzeugen soll, die in 254 Stufen zu je 62.5 kHz eingestellt werden können. Die Abbildung oben zeigt die Schaltung des Synthesizers. Aus einem Quarzoszillator wird durch einen Teiler ein Referenzsignal mit 62.5 kHz abgeleitet. Dieses wird mit Hilfe der PLL und eines einstellbaren Teilers vervielfacht. Das Referenzsignal kann über den Jumper J2 eingestellt werden (125, 62.5, 31.25 und 15.625 kHz). Es sei jedoch darauf hingewiesen, dass bei einer Referenzfrequenz von 125 kHz die PLL nicht mehr über den ganzen einstellbaren Teilerbereich arbeitet, da der VCO mit höchstens 20 MHz schwingt. Außerdem müssen für andere Referenzfrequenzen als 62.5 kHz eventuell die Kondensatoren an den Pins 6 und 9 des PLL-Bausteins ausgetauscht werden. Bei niedrigeren Referenzfrequenzen wird die Auflösung der Frequenzstufen entsprechend besser, die höchste erzeugbare Frequenz erniedrigt sich jedoch entsprechend.

Der Ausgang des VCOs ist nicht gepuffert und darf mit maximal 1 LS-TTL-Last belastet werden. Falls eine höhere Strombelastbarkeit benötigt wird, ist ein Puffer zu verwenden.

Der einstellbare Teiler wird mit zwei synchronen 4-Bit-Zählern (2x HCT161) aufgebaut. Der Baustein 74HCT161 verfügt über Paralleleingänge mit denen der Wert des Zählers gesetzt werden kann. Außerdem wird beim höchsten Zählerstand der Ausgang TC (Terminal Count) auf HIGH-Pegel gelegt. Dieses Signal wird dazu verwendet, den Zähler auf einen voreingestellten Wert zu setzen. Mit dieser Methode kann man also durch Anlegen eines bestimmten Wertes an die Paralleleingänge den Zähler zwischen diesem Wert und dem Höchststand zyklisch zählen lassen.

Den Anfangswert des Zählers - und damit das Teilerverhältnis - kann man wahlweise manuell durch DIP-Switches oder durch einen Mikroprozessor über das Register 74HCT574 einstellen. Der Jumper J1 dient zur Auswahl der beiden Betriebsmodi. Ist der Pin '/OE' des Registers mit Vcc verbunden, so werden die Ausgänge des Registers hochohmig und der Frequenzsynthesizer kann manuell eingestellt werden. Wird '/OE' mit Masse verbunden, so kann der Teiler über die einfache Schnittstelle eingestellt werden. In diesem Fall müssen alle DIP-Switches auf 'OFF' gestellt sein, um einen Kurzschluss zu vermeiden.

Um den Aufbau zu erleichtern, wurde die Platine FQSYNT entworfen, die bei Verwendung der in der Stückliste angegebenen Bauteile zwischen 15 und 40 mA bei 5 V aufnimmt.

Bestückungsplan Frequenzsynthesizer

Der Aufbau erfolgt entsprechend der folgenden Stückliste: